《數字電子技術（第二版）》課后習題參考答案《數字電子技術（第二版）》課后習題參考答案PAGE PAGE 22《數字電子技術（第二版）》課后習題參考答案《數字電子技術（第二版）》課后習題參考答案課題一 認識數字電路任務一 認識數制與數制轉換一、填空題1．1 232．1 273．1 2154．1 2315．B O D H二、計算題1．指示燈工作狀態不同數制表示指示燈工作狀態二進制十進制八進制十六進制¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤¤．54，85，4273．0101，1100，1 1000， 11 01114．17O，37O，66 O5．110B，010 111B，001 101 110B6．0FH，36H數字電路邏輯設計第二版課后答案，．0001 0110B，0010 1010B，1B任務二 學習二進制數算術運算一、計算題（給出的二進制均是無符號數）1．（1）1 0000 （2）1 0000 10012．（1）10 1010 （2）1010 11113．（1）1 0100 （2）110 00004．（1）101（2）11二、寫出下列帶符號位二進制數（原碼）所表示的十進制數（1）+110 （2）-15 （3）-42 （4）+127 （5）+111（6）-63 （7）+0 （8）+32 767 （9）-32 768三、問答題1．（1）答：左移，移動3位，應作乘以8運算。
（2）答：左移，移動4位，應作乘以16運算。（3）答：右移，移動7位，應作除以128運算。（4）答：右移，移動3位，應作除以8運算。2．答：4位二進制無符號數的最大值是15。3．答：8位二進制無符號數、有符號數的最大值分別是255和+127。4．答：16位二進制有符號數的最大值是+32 767。任務三 學習二進制代碼一、填空題1．二進制數2．43．8，4，2，1二、判斷題1．× 2．× 3．√ 4．× 5．× 6．×三、計算題1．36，55，892．［0011 0010］8421，［0］8421，［0 1001］8421任務四 認識基本邏輯關系并測試邏輯門一、填空題1．與 或 非2．13．04．1 05．Y=AB6．Y=A+B7．8．9．10．二、選擇題1．D 2．A 3．B，C 4．A，D三、判斷題1．× 2．× 3．× 4．√四、問答題1．答：Y1=ABCD2．答：Y2=A+B+C+D五 繪圖題1．2．3．4．任務五 測試TTL集成門電路1．答：TTL集成門電路電源電壓范圍為4.75～5.25V之間，額定電壓為5V。
2．答：與邏輯的多余輸入端可直接或通過電阻（100Ω～10kΩ）與電源UCC相接，或將多余的輸入端與正常使用的輸入端并聯使用。或邏輯的多余輸入端不能懸空，只能接地。3．答：對于多余的輸出端，應該懸空處理，不允許直接與電源或地相連接。但有時為了增大驅動負載的能力，對于同片相同功能的輸出端可以并接，同時輸入端也必須并接。4．答：OC門電路的輸出端未連接負載電阻和電源，正常工作時需要外接負載電阻和驅動電壓。OC門在邏輯功能上可以實現“線與”邏輯，即兩個以上的OC門的輸出端可以直接連接（通過負載電阻接電源），當其中某一個輸出端為低電平時，公共輸出端為低電平，即實現“線與”邏輯功能。非OC門電路的輸出端不能連接，所以不能實現“線與”邏輯。5．答：外接驅動電壓應選擇9V。6．答：3態門除高電平和低電平兩種輸出狀態外，還有第三種輸出狀態—高阻態（Z）。3態門的特點使得在總線上可以連接多個3態門的輸出端，輪流接收來自不同3態門的輸出信號。7．答：（1）輸出低電平。（2）輸出低電平。（3）輸出高電平。（4）輸出高電平。（5）輸出高電平。（6）輸出低電平。任務六 測試CMOS集成門電路一、選擇題1．D 2．B二、判斷題1．√ 2．√ 3．√ 4．× 5．× 6．√任務八 化簡邏輯函數一、填空題1．0 2．1 3．1 4．1 5．0 6．0 7．0 8．1 9．0，1 10．011．1 12．A 13．1 14．A 15．1 16．0 17．A 18．A 19．0二、化簡題1．2．3．4．5．課題二 組裝和測試組合邏輯電路任務一 分析和測試給定的組合邏輯電路1．答：組合邏輯電路的特點是任意時刻的輸出狀態僅取決于當時的輸入狀態，而與電路過去狀態無關。
2．答：分析組合邏輯電路可按如下步驟進行：（1）按信號傳遞方向由后向前逐級寫出電路的邏輯函數式。（2）由邏輯函數式列出真值表。（3）根據真值表分析邏輯功能。3．答：圖2-3所示組合邏輯電路是同或門邏輯。4．答：由真值表可知，當3個輸入變量A，B，C取值一致時，輸出Y=1，否則Y=0。所以這個邏輯電路可以判斷3個輸入變量的取值是否一致，故稱為輸入一致判別邏輯電路。任務二 設計和測試“四舍五入”邏輯電路1．答：設計組合邏輯電路可按以下步驟進行：（1）根據設計要求設置輸入、輸出變量。（2）按輸入、輸出變量之間的邏輯關系列出真值表。（3）由真值表寫出邏輯函數式，并通過化簡得到最簡邏輯函數式。（4）由最簡邏輯函數式繪出邏輯電路圖。（5）用實際元器件實現邏輯電路。2．答：輸入變量的某些取值在工作過程中始終不會出現，這些最小項稱為約束項。既然約束項不會出現，那么將約束項加到函數式中或者從函數式中刪掉，對函數沒有影響。約束項在卡諾圖中用符號“×”表示，在化簡過程中，可以根據需要將這些約束項看作1或者0。3．解：4．解：任務三 應用編碼器、譯碼器組裝十進制數碼顯示電路一、填空題1．編碼2．．優先4．編碼5．碼 七段字形顯示碼6．七7．陽 陰二、問答題1．答：輸入端的優先級別最高，其他依次降低，的優先級別最低。
輸入端隱含。2．答：輸出編碼信號是碼的反碼。3．答：拒絕非8421碼，當輸入信號是1010～1111時，輸出數據全為0。4．答：共陰極、共陽極數碼管分別用高、低電平驅動。和驅動共陰極數碼管；驅動共陽極數碼管。任務四 應用數據選擇器組裝三地開關控制電路一、填空題1．多 一2．多 一二、問答題1．答：當使能端無效時，數據選擇器被禁止；當使能端有效時，數據選擇器處于工作狀態。2．答：數據選擇器的輸出信號由地址碼選擇決定。3．答：對應D7，D5，D2，D1的地址碼分別是111B，101B，010B，001B。三、設計題任務五 應用加法器組裝BCD碼轉余3碼電路一、填空題1．進位 半加2．進位 全加二、判斷題1．× 2．×三、問答題1．答：一片加法器只能完成4位二進制數的加法運算。2．答：要完成十六位二進制數相加需要4片。任務六 應用數值比較器組裝工件規格識別電路一、填空題= < < > < = >二、選擇題1．B2．A 3．C三、判斷題1．× 2．√ 3．√ 4．√課題三 觸發器的應用任務一 應用RS觸發器制作手動脈沖信號發生器一、填空題1．兩 翻轉2．記憶 一3．與非4．輸入5．輸出 記憶6．1 0二、判斷題1．× 2．× 3．√ 三、繪圖題1．2．任務二 學習和測試JK觸發器一、填空題1．0 0 2．1 1 3．0 1 4．1 05．保持 翻轉 置0 置1二、繪圖題1．2．任務三 應用D觸發器組裝4人搶答器一、判斷題1．√ 2．√ 3．× 4．√二、繪圖題1．2．任務四 觸發器功能轉換1．2．3．4．5．6．7．8．9．課題四 組裝與測試時序邏輯電路任務一 分析和測試給定的時序邏輯電路問答題1．答：時序邏輯電路的特點是，輸出不僅取決于當時輸入的狀態，還與電路原來的狀態有關。
2．答：時序邏輯電路按觸發方式可分為“同步”和“異步”兩大類。在同步時序邏輯電路中，所有觸發器的時鐘脈沖輸入端CP都連在一起，使所有觸發器的狀態變化和時鐘脈沖信號CP同步發生。在異步時序電路中，時鐘脈沖信號CP只觸發部分觸發器，其余觸發器則是由電路內部信號發出的，因此，各個觸發器的狀態變化有先有后，并不都與時鐘脈沖CP同步，所以異步時序邏輯電路的工作速度低于同步時序邏輯電路。3．答：分析時序邏輯電路可按以下步驟進行：（1）分析電路的基本組成，寫出各觸發器的時鐘方程、驅動方程和時序邏輯電路的輸出方程。（2）將驅動方程代入相應觸發器的特性方程，求出時序邏輯電路的狀態方程。（3）根據狀態方程和輸出方程，列出時序邏輯電路狀態轉換表，畫出狀態轉換圖或時序圖。（4）根據狀態表、狀態圖或時序圖確定時序電路的邏輯功能。4．答：2位計數器的模是4，3位計數器的模是8，4位計數器的模是16。5．答：計數器從最大狀態翻轉為0狀態時，計數器進位輸出端輸出進位信號。6．答：計數器從最小狀態0翻轉到最大狀態時，計數器借位輸出端輸出借位信號。任務二 組裝與測試集成二進制加法計數器一、問答題1．答：計數器有以下幾種分類：（1）按數字變化規律，可分為加法（遞增）計數，減法（遞減）計數和加/減可逆計數。
（2）按計數的進制不同，可分為二進制、十進制或N（任意）進制。（3）按觸發方式不同，可分為同步計數和異步計數。（4）按清零方式，可分為同步清零和異步清零。（5）按置入數據方式，可分為同步置入數據和異步置入數據。2．答：同步清零（或置入數據）在時鐘脈沖CP到達時刻才能清零（或置入數據），異步清零（或置入數據）則不受CP限制。3．答：是同步置數異步清零，是同步置數同步清零。4．答：的進位信號是下降沿有效。由時序圖可以看出，進位信號在第15個CP脈沖上升沿時刻上升為高電平，在第16個CP脈沖上升沿時刻產生一個下降沿進位信號數字電路邏輯設計第二版課后答案，脈沖寬度為一個CP周期。5．答：異步清零，同步置數，數據保持，加法計數二、繪圖題1．參見教材圖4-12。2．參見教材圖4-13。任務三 組裝與測試集成二進制加/減可逆計數器一、問答題1．答：是二進制加減可逆計數器，是二進制加法計數器。2．答：為異步置數，為同步置數。3．答：是雙時鐘計數輸入，是單時鐘計數輸入。4．答：進位信號為上升沿脈沖，進位信號為下降沿脈沖。
二、繪圖題1．參見教材圖4-16。2．參見教材圖4-18。任務四 組裝與測試集成十進制加/減可逆計數器一、填空題1．加/減 加/減兩 2． 3．UP DOWN 4．DOWN UP5．異 異二、繪圖題1．參見教材圖4-21。2．參見教材圖4-23。任務五 組裝與測試任意進制計數器一、填空題1．二，四，五，八，十，十六2．清零 置數二、問答題1．答：使用異步清零法將n進制的計數器轉換為m（n>m）進制計數器時，要用第一個無效狀態作為譯碼信號，反饋到計數器異步清零端。2．答：使用同步清零法將n進制的計數器轉換為m（n>m）進制計數器時，要用最后一個有效狀態作為譯碼信號，反饋到計數器同步清零端。3．答：使用同步置數法將n進制的計數器轉換為m（n>m）進制計數器時，可以將它輸出的任何一個狀態通過譯碼，產生一個預置數信號反饋至預置數控制端，在下一個時鐘脈沖作用后計數器就會把預置數據D3～D0的狀態置入輸出端Q3～Q0。預置控制信號消失后，計數器從被置入的狀態開始重新計數。任務六 組裝與測試多級任意進制計數器一、填空題1．級聯 大于2．反饋清零 反饋置數二、問答題1．答：把第一級的進位輸出端CO1接到第二級的加時鐘脈沖輸入端UP2，以此類推。
每當低位計數器達到模數時，便向高位計數器發出進位信號，因此，可以方便地級聯成多級加法計數器。2．答：還是BCD代碼。任務七 組裝與測試集成二一五一十進制計數器一、填空題1．兩個 2 12．二 五 十3．8421 54214．百二、繪圖題1．參見教材圖4-38。2．參見教材圖4-40。任務八 組裝與測試數據寄存器一、填空題1．并行 并行2．串行 串行3．CP時鐘脈沖4．雙向移位5．n 2n二、問答題1．答：數據寄存器和移位寄存器都可以存儲二進制數據，區別在于有無移位功能。2．答：用n根數據線同時輸入或輸出n個數據的方式稱為數據的并行輸入或并行輸出方式。3．答：用一根數據線逐位輸入或輸出數據的方式稱為數據的串行輸入、串行輸出方式。課題五 組裝與測試555時基電路和石英晶體多諧振蕩器電路任務一 組裝與測試555延時控制電路一、填空題1．電阻分壓器 電壓比較器 RS觸發器 放電電路 輸出級單元電路2．TTL CMOS3．高4．外接電阻和電容 電源電壓二、判斷題1．√ 2．√ 3．√三、問答題1．答：表示555集成電路內部有3個5kΩ的電阻串聯構成電阻分壓器。
2．答：555集成電路TTL類型的電源電壓為4.5～16V，輸出電流可達200mA；CMOS類型的電源電壓為3～18V，輸出電流約為4mA。3．答：因為2腳的比較電壓為1/3UCC。4．答：因為6腳的比較電壓為2/3 UCC。5．答：4腳為復位端，接低電平時輸出端3腳輸出低電平。7腳為放電端，當3腳輸出低電平時，放電晶體管VT導通，外接電容器通過晶體管VT放電。6．答：通常高觸發電平為2/3 UCC，低觸發電平為1/3 UCC。7．答：主要作用是抑制來自電源的噪聲或紋波電壓，提高抗干擾能力。任務二 組裝與測試555施密特觸發器一、填空題1．電壓轉移特性2．回差電壓二、選擇題1．B 2．C 3．A 4．A 5．B任務三 組裝555時鐘脈沖信號發生器一、填空題1．矩形脈沖2．高電平與低電平二、計算題解：當RP=100kΩ時：當RP=0kΩ時： 故該脈沖信號發生器的輸出頻率范圍是0.68~ 14.3Hz。任務四 組裝與測試石英晶體秒脈沖振蕩器填空題1．壓電 2．結構 3．5課題六 半導體存儲器的應用任務一 應用ROM制作彩燈控制器一、填空題1．二進制信息 程序、數據和表格參數2．只讀存儲器ROM 隨機存儲器RAM3．一次性擦除 紫外線擦除 電擦除4．TTL CMOS5．地址譯碼器 存儲矩陣 輸出緩沖器 讀/寫/輸出控制器6．數據緩沖器7．0FFH 00H二、問答題1．答：如圖6-2所示彩燈控制器電路由脈沖振蕩器、加法計數器、ROM和數據緩沖器四部分組成。
是脈沖振蕩器，可以輸出多種頻率信號，使用其中的2Hz、4Hz、8Hz的脈沖信號來調整燈光移動速度。是12級加法計數器，作用是將脈沖信號編為地址碼輸出。是，預先存儲彩燈的32個狀態代碼，其地址輸入端連接，可以根據地址碼輸出相應的8位狀態代碼數據D7～D0。是8位數據緩沖器，可以同時驅動8只發光二極管LED點亮。2．答：編程器可對ROM芯片進行數據讀/寫操作。3．答：有5種工作方式。（1）讀數據方式。當、，并有地址碼輸入時，從D7～D0讀出該地址單元的數據。（2）無輸出方式。當、時，數據輸出端D7～D0呈高阻隔離狀態。（3）編程方式。在端加入編程電壓12V，在地址線上輸入單元地址，在數據線上輸入要寫入的數據，在端加入100ms下降沿脈沖時，數據就被寫入到由地址碼確定的存儲單元中。（4）編程禁止方式。在編程方式下，如果端保持高電平，則芯片不能被編程，數據端為高阻隔離狀態。（5）未選中方式。當時，芯片處于未選中狀態。在多個芯片接入數據總線時，不用的芯片處于備用狀態。任務二 應用ROM實現組合邏輯函數解：3個邏輯函數式共有A，B兩個輸入變量，分別對應于ROM的地址輸入端A1，A0，其余地址輸入端接地。
ROM的數據輸出端D0，D1，D2對應邏輯函數式Y0，Y1，Y2，邏輯電路如下圖所示。ROM輸出和組合邏輯函數真值表如下表所示，將8位ROM輸出數據轉換為16進制，即是寫入ROM的邏輯函數輸出代碼。ROM輸出和組合邏輯函數真值表輸入變量ROM輸出/邏輯函數真值表邏輯輸出代碼A /Y2D1/Y1D0/Y00 H0 H1 H1 H任務三 應用ROM實現乘法運算表解：4位二進制數碼與格雷碼對應關系見下表。十進制數二進制數ABCD格雷碼十進制數二進制數ABCD格雷碼位二進制數碼分別對應于ROM的地址輸入端A3，A2，A1，A0，其余地址輸入端接地。
ROM的數據輸出端D3，D2，D1，D0對應于格雷碼，邏輯電路如下圖所示。ROM輸出和格雷碼如下表所示，將8位ROM輸出數據轉換為16進制，即是寫入ROM的邏輯代碼。ROM輸出和格雷碼表輸入變量ROM輸出 / 邏輯函數真值表邏輯代碼/Y3D2/Y2D1/Y1D0/6 H10