3-1圖題3-1所示與非門電路中,當輸入端為高電平(3.6V)時,求電路中各點電平V10,問此時各晶體管工作在什么狀態?3-2當圖題3-1中輸入端A、B、C中有低電平(0.3V)時,重復上題內容。3-3圖題3-1所示與非門電路3輸入與門邏輯圖,試問:(1)當輸入電剛好導通?(2)當輸入端A、B、C全部懸空時,電路中各點電平為何值?相當于輸入端是什么電3-4TTL與非門輸入端在以下三種接法:(a)輸入端接地;(b)輸入端接低于0.8V的電源;(c)輸入端接同類與非門的輸出低電平0.3V,在邏輯上都屬于輸入為0,這是為什么?3-5為什么說TTL與非門輸入端在以下三種接法時,在邏輯上都屬于輸入為1?(a)輸入端接同類與非門的輸出高電平3.6V;(b)輸入端接高于2V的電源;(c)輸入端懸3-6門電路的輸入波形如圖題3-6(a)所示。試對應畫出圖題3-6(b)中所示各門的輸出波形。3-7指出圖題3-7中所示各門電路的輸出是什么狀態(高電平、低電平或高阻態)。假定它們都是T1000系列的TTL電路。3-8畫出圖題3-8所示電路在下述兩種情況下的輸出波形。已知每個門的平均傳輸延遲時間為20ns,輸入信號重復頻率為2.5MHz。
(1)忽略所有門電路的傳輸延遲時間;(2)考慮每個門的傳輸延遲時間。3-9TTL與非門電路如圖題3-1所示。現假設三極管的β值均為30,最大,在飽和狀態下VCE(sat)=0.3V,VBE(sat)0.7V。計算:(1)輸入短路電流;(2)輸出低電平時,允許灌入的最大電流。3-10圖題3-10中G為兩個集電極開路與非門,接成線與形式,每個門在輸出低電平時允許注入的電流為13mA,輸出高電平時漏電流小于50μA。G個TTL與非門,它的輸入端分別為1個、2個和3個3輸入與門邏輯圖,而且全部為并聯使用。已知TTL與非門的輸入短路電流為1.6mA,輸入漏電流小于50μA,VCC=5V。問R103-11試寫出圖題3-11(a)所示各個門電路的邏輯表達式F1～F6,如果輸入信號波形如圖題3-11(b)所示,請畫出F1～F6的波形圖。113-12寫出圖題3-12所示電路的邏輯表達式。123-13寫出圖題3-13所示電路的邏輯表達式。133-14寫出圖題3-14所示電路的邏輯表達式。143-15某廠生產的一種具有雙互補對和反相器的組件,其引出端如圖題3-15所示。試分別連成:(1)三反相器;(2)三輸入端或非門;(3)三輸入端與非門;(4)或與非153-16試利用CMOS傳輸門設計一個CMOS三態輸出二輸入或非門,并列出其真值表。3-17用正、負兩種邏輯體制寫出圖題3-17所示電路的邏輯表達式。173-18圖題3-18所示是用CMOS或非門驅動反相器的電路,其中Ω。CMOS或非門空載時的輸出高電平VOH9.95V,輸出電阻約為0.5kΩ,最大輸出電流IOH(max)
