， ，
–
2011年3月
–
修訂2011年9月
1.3
描述
達(dá)芬奇?數(shù)字媒體處理器是一個(gè)高度集成的可編程平臺，
利用TI的達(dá)芬奇?處理器技術(shù)來滿足下列應(yīng)用的處理需求：
高清視頻會議 - Skype的終端，視頻監(jiān)控?cái)?shù)字錄像機(jī)， IP 產(chǎn)品，數(shù)字標(biāo)牌，媒體
播放器/適配器，移動醫(yī)療成像，網(wǎng)絡(luò)投影儀，以及家庭音頻/視頻設(shè)備
僅舉幾例。
該設(shè)備允許原始設(shè)備制造商（ OEM）和原始設(shè)計(jì)制造商
商（ODM ）快速推向市場的設(shè)備具有強(qiáng)大的操作系統(tǒng)支持，豐富的用戶界面，
并通過一個(gè)完全集成的混合處理器的最大靈活性，高處理性能
的解決方案。該裝置還結(jié)合了可編程的視頻和音頻處理具有高集成度的
外設(shè)集。
在達(dá)芬奇?數(shù)字媒體處理器也是目前OEM和ODM廠商與新的水平
處理器的可擴(kuò)展性和軟件復(fù)用。所用的微處理器設(shè)計(jì)中的OEM或ODM和
看到了一個(gè)機(jī)會，使類似的產(chǎn)品與附加功能可以擴(kuò)展到引腳兼容
從德州儀器（ TI ）的軟件兼容處理器。在
達(dá)芬奇?數(shù)字媒體處理器增加了強(qiáng)大的C674x ?DSP內(nèi)核以及視頻
編碼器/解碼器上的AM38x硬件。此外，原始設(shè)備制造商和原始設(shè)計(jì)制造商已經(jīng)使用了
或處理器和發(fā)現(xiàn)需要一種更快的ARM和/或DSP核心的性能可以擴(kuò)展到
該軟件兼容的 ， ，或器件具有更高的核心速度。
編程是通過了ARM ?-A8 RISC CPU與NEON?擴(kuò)展3d視頻控制器代碼31， TI C674x VLIW提供
浮點(diǎn)DSP內(nèi)核，高清視頻/影像協(xié)處理器。在ARM允許開發(fā)者
保持控制功能從對DSP和協(xié)處理器編程的A / V算法的分離，從而
降低了系統(tǒng)軟件的復(fù)雜性。在ARM ?-A8 32位RISC微處理器
NEON?浮點(diǎn)擴(kuò)展包括：指令緩存為32 KB （ KB ） ;數(shù)據(jù)緩存32KB ;
512KB二級緩存;的引導(dǎo)ROM 48KB ;和64KB的RAM 。
豐富的外設(shè)集提供了控制外圍設(shè)備，并與溝通的能力
外部處理器。對于每個(gè)外設(shè)的詳細(xì)信息，請參閱相關(guān)的章節(jié)本文檔中和
相關(guān)的外設(shè)參考指南。外設(shè)集包括：HD視頻處理子系統(tǒng);
雙端口千兆以太網(wǎng)MAC （ 10/100/1000 Mbps）的[以太網(wǎng)交換機(jī)]與MII / RMII / GMII / RGMII和
MDIO接口，支持IEEE- 1588時(shí)間標(biāo)記和工業(yè)以太網(wǎng)協(xié)議;兩個(gè)USB端口
集成2.0 PHY ;個(gè)PCIe x1 GEN2標(biāo)準(zhǔn)的接口;兩個(gè)10串的McASP音頻串行端口
（與DIT模式） ; 4四的McASP音頻串行端口（與DIT模式） ; 1 McBSP的多
緩沖串行端口; 6個(gè)UART具有IrDA和CIR的支持; 4 SPI串行接口; 3 MMC / SD / SDIO
串行接口; 4 I2C主/從接口;并行攝像頭接口（ CAM ） ;最多
128通用的IO端口（GPIO ） ; 8個(gè)32位通用定時(shí)器;系統(tǒng)看門狗定時(shí)器;雙重
LPDDR / DDR2 / DDR3 SDRAM接口;靈活的8位/ 16位異步存儲器接口; 2控制器
局域網(wǎng)（ DCAN ）模塊;自旋鎖;郵箱;和串行硬盤接口（ SATA 300 ） 。
達(dá)芬奇?數(shù)字媒體處理器還包括一個(gè)高清晰度視頻/影像
協(xié)處理器2（ ） ，和一個(gè) 3D圖形引擎來卸載許多視頻和成像
從DSP內(nèi)核可用于常見的視頻和圖像處理任務(wù)3d視頻控制器代碼31，使更多的MIPS DSP
算法。此外，它擁有一套完整的開發(fā)工具， ARM和DSP這
包括C編譯器，一個(gè)DSP匯編優(yōu)化器來簡化編程和調(diào)度，以及微軟
?的調(diào)試接口，可視化的源代碼執(zhí)行。
該C674x DSP內(nèi)核是高性能浮點(diǎn)DSP系列中的 ?DSP
平臺和代碼兼容上一代的C64x定點(diǎn)和的C67x浮點(diǎn)DSP
一代。該C674x浮點(diǎn)DSP處理器使用的L1程序存儲器32KB與EDC和
32KB的L1數(shù)據(jù)存儲器。達(dá)L1P的32KB可配置為程序高速緩存。剩下的就是
不可緩存的無等待狀態(tài)的程序存儲器。到L1D的32KB可配置為數(shù)據(jù)高速緩存。該
剩下的就是非緩存無等待狀態(tài)數(shù)據(jù)存儲器。該DSP具有L2內(nèi)存，帶ECC ，其中256KB
可以被定義為SRAM， L2高速緩存，或兩者的組合。所有的C674x L3和片外存儲器
訪問是通過MMU的路由。
產(chǎn)品預(yù)覽
4
高性能系統(tǒng)級芯片（SoC ）