《數字電子技術（第二版）》課后習題參考答案課題一認識數字電路任務一識數制與數制轉換一、填空題1．1232．1273．12154．12315．B指示燈工作狀態不同數制表示指示燈工作狀態二進制十進制八進制十六進制．54，85，4273．0101，1100，11000，．17O，37O，66O5．110B，，．0FH，36H，．，，0B任務二學習二進制數算術運算一、計算題（給出的二進制均是無符號．（1）（2）．（1）10100（2）．（1）101（2）11二、寫出下列帶符號位二進制數（原碼）所表示的十進制數（1）110（2）-15（3）-42（4）127（5）111（6）-（9）-32768三、問答題1．（1）答：左移，移動運算。（2）答：左移，移動位，應作乘以16運算。（3）答：右移，移動作除以128運算。
（4）答：右移，移動進制無符號數的最大值是15。3．答：8位二進制無符號數、有符號數的最大值分別是255和127。4．答：16位二進制有符號數的最大值是32767。任務三學習二進制代碼一、填空題1．二進制數2．43．8，4，2，1二、判斷題1．6．三、計算題1．36，55，892．〔〕8421，〔1〕8421，〔01001〕8421任務四認識基本邏輯關系并測試邏輯門一、填空題非2．13．04．105．YAB6．YAB7．YA8．YAB9．YAB10．二、選擇題1．D2．A3．B，C4．A，D三、判斷題1．4．四、問答題1．答：．答：五繪圖題1．2．任務五測試TTL成門電路1．答：TTL集成門電路電源電壓范圍為4.75～5.25V之間，額定電壓5V。2．答：與邏輯的多余輸入端可直接或通過電阻（100～10k）與電源UCC相接，或將多余的輸入端與正常使用的輸入端并聯使用。或邏輯的多余輸入端不能懸空，只能接地。3．答：對于多余的輸出端，應該懸空處理數字電子技術基礎第二版課后答案，不允許直接與電源或地相連接。但有時為了增大驅動負載的能力，對于同片相同功能的輸出端可以并接，同時輸入端也必須并接。
4．答：OC門電路的輸出端未連接負載電阻和電源，正常工作時需要外接負載電阻和驅動電壓。OC門在邏輯功能上可以實現“線與”邏輯，即兩個以上的OC門的輸出端可以直接連接（通過負載電阻接電源），當其中某一個輸出端為低電平時，公共輸出端為低電平，即實現“線與”邏輯功能。非OC電路的輸出端不能連接，所以不能實現“線與”邏輯。5．答：外接驅動電壓應選擇9V。態門除高電平和低電平兩種輸出狀態外，還有第三種輸出狀態—高阻態（Z）。3態門的特點使得在總線上可以連接多個態門的輸出端，輪流接收來自不同（1）輸出低電平。（2）輸出低電平。輸出高電平。（4）輸出高電平。（5）輸出高電平。（6）輸出低電平。任務六測試CMOS集成門電路一、選擇題1．D2．B二、判斷題1．任務八化簡邏輯函數一、填空題1．02．13．14．15．06．07．08．19．0，10．011．112．A13．114．A15．116．017．A18．A19．0二、化簡題1．2．．4．．B課題二組裝和測試組合邏輯電路任務一分析和測試給定的組合邏輯電路1．答：組合邏輯電路的特點是任意時刻的輸出狀態僅取決于當時的輸入狀態，而與電路過去狀態無關。
2．答：分析組合邏輯電路可按如下步驟進行：（1）按信號傳遞方向由后向前逐級寫出電路的邏輯函數式。（2）由邏輯函數式列出真值表。（3）根據真值表分析邏輯功能。2-3所示組合邏輯電路是同或門邏輯。取值一致時，輸出Y1，否則Y0。所以這個邏輯電路可以判斷個輸入變量的取值是否一致，故稱為輸入一致判別邏輯電路。任務二設計和測試“四舍五入”邏輯電路1．答：設計組合邏輯電路可按以下步驟進行：（1）根據設計要求設置輸入、輸出變量。（2）按輸入、輸出變量之間的邏輯關系列出真值表。（3）由真值表寫出邏輯函數式，并通過化簡得到最簡邏輯函數式。（4）由最簡邏輯函數式繪出邏輯電路圖。（5）用實際元器件實現邏輯電路。2．答：輸入變量的某些取值在工作過程中始終不會出現，這些最小項稱為約束項。既然約束項不會出現，那么將約束項加到函數式中或者從函數式中刪掉，對函數沒有影響。約束項在卡諾圖中用符號“”表示，在化簡過程中，可以根據需要將這些約束項看作任務三應用編碼器、譯碼器組裝十進制數碼顯示電路一、填空題1．編碼2．．優先4．編碼5．二、問答題1．答：輸入端I9的優先級別最高，其他依次降低，I1的優先級別最低。
輸入端0隱含。2．答：輸出編碼信號是碼的反碼。3．答：拒絕非8421碼，當輸入信號是1010～1111時，輸出數據全為4．答：共陰極、共陽極數碼管分別用高、低電平驅動。驅動共陰極數碼管；驅動共陽極數碼管。應用數據選擇器組裝三地開關控制電路一、填空題問答題1．答：當使能端無效時，數據選擇器被禁止；當使能端有效時，數據選擇器處于工作狀態。2．答：數據選擇器的輸出信號由地址碼選擇決定。D7，D5，D2，D1的地址碼分別是111B，101B，010B，001B。三、設計題應用加法器組裝BCD碼電路一、填空題1．進位半加2．進位加二、判斷題1．2．三、問答題1．答：一片加法器只能完成應用數值比較器組裝工件規格識別電路一、填空題二、選擇題1．B2．A3．C三、判斷題1．課題三觸發器的應用任務一應用RS觸發器制作手動脈沖信號發生器一、填空題1．兩翻轉2．記憶記憶6．10二、判斷題1．3．三、繪圖題1．2．任務二學習和測試JK觸發器一、填空題1．04．105．保持翻轉4．二、繪圖題1．2．任務四觸發器功能轉換1．2．3．4．5．6．7．8．9．課題四組裝與測試時序邏輯電路任務一分析和測試給定的時序邏輯電路 問答題 1．答：時序邏輯電 路的特點是，輸出不僅取決于當時輸入的狀態，還與電路原來的狀態有關。
時序邏輯電路按觸發方式可分為“同步”和“異步”兩大類。在同步時序邏輯電路中， 所有觸發器的時鐘脈沖輸入端 CP 都連在一起，使所有觸發器的狀態變化和時鐘脈 沖信號 CP 同步發生。 在異步時序電路中，時鐘脈沖信號 CP 只觸發部分觸發器， 其余觸發器則是由電路內部信號發出的，因此，各個觸發器的狀態變化有先有后， 并不都與時鐘脈沖 CP 同步，所以異步時序邏輯電路的工作速度低于同步時序邏輯 電路。 3．答：分析時序邏輯電路可按以下步驟進行： （1）分析電路的基本組成， 寫出各觸發器的時鐘方程、驅動方程和時序邏輯電路的輸出方程。 （2）將驅動方 程代入相應觸發器的特性方程，求出時序邏輯電路的狀態方程。 （3）根據狀態方 程和輸出方程，列出時序邏輯電路狀態轉換表，畫出狀態轉換圖或時序圖。 4，3位計數器的模是 8，4 位計數器的模是 16。 5．答：計數器從最大狀態翻 轉為 狀態時，計數器進位輸出端輸出進位信號。6．答：計數器從最小狀態 轉到最大狀態時，計數器借位輸出端輸出借位信號。任務二 組裝與測試集成二進 制加法計數器 一、問答題 1．答：計數器有以下幾種分類： （1）按數字變化規律， 可分為加法（遞增）計數，減法（遞減）計數和加/減可逆計數。
（2）按計數的進 制不同，可分為二進制、十進制或 N（任意）進制。 （3）按觸發方式不同，可分 為同步計數和異步計數。 （4）按清零方式，可分為同步清零和異步清零。 按置入數據方式數字電子技術基礎第二版課后答案，可分為同步置入數據和異步置入數據。2．答：同步清零（或置 入數據）在時鐘脈沖 CP 到達時刻才能清零（或置入數據） ，異步清零（或置入 數據）則不受 CP 限制。 3．答： 是同步置數異步清零， 步置數同步清零。4．答： 的進位信號 CO 是下降沿有效。由時序圖可 以看出，進位信號 CO 15個CP 脈沖上升沿時刻上升為高電平，在第 16 CP脈沖上升沿時刻產生一個下降沿進位信號，CO 脈沖寬度為一個 CP 周期。 5．答：異步清零，同步置數，數據保持，加法計數 二、繪圖題 1．參見教材圖 4-12。 2．參見教材圖 4-13。 任務三 組裝與測試集成二進制加/減可逆計數器 一、問答 1．答：是二進制加減可逆計數器， 是二進制加法計數器。 2．答： 為異步置數， 為同步置數。 3．答： 是雙時鐘 計數輸入， 是單時鐘計數輸入。
4．答： 進位信號為上升沿脈沖， 進位信號為下降沿脈沖。 二、繪圖題 1．參見教材圖 4-16。 2．參見教 4-18。任務四 組裝與測試集成十進制加/減可逆計數器 一、填空題 2．．UP DOWN 4．DOWN UP 見教材圖4-21。 2．參見教材圖 4-23。 任務五 組裝與測試任意進制計數器 二、問答題1．答：使用異 步清零法將 進制的計數器轉換為m（nm）進制計數器時，要用第一個無效狀態 作為譯碼信號，反饋到計數器異步清零端。 2．答：使用同步清零法將 進制的計數器轉換為 m（nm）進制計數器時，要用最后一個有效狀態作為譯碼信號，反饋 到計數器同步清零端。 3．答：使用同步置數法將 進制的計數器轉換為m（nm） 進制計數器時，可以將它輸出的任何一個狀態通過譯碼，產生一個預置數信號反饋 至預置數控制端，在下一個時鐘脈沖作用后計數器就會把預置數據 D3～D0 的狀態 置入輸出端 Q3～Q0。預置控制信號消失后，計數器從被置入的狀態開始重新計數。 任務六 組裝與測試多級任意進制計數器 一、填空題 1．級聯 大于 2．反饋清零 二、問答題1．答：把第一級的進位輸出端 CO1 接到第二級的加時鐘脈沖 輸入端 UP2，以此類推。
每當低位計數器達到模數時，便向高位計數器發出進位信 號，因此，可以方便地級聯成多級加法計數器。 2．答：還是 BCD 代碼。 任務 組裝與測試集成二一五一十進制計數器一、填空題 1．兩個 3． 二、繪圖題1．參見教材圖 4-38。 2．參見教材圖 4-40。 組裝與測試數據寄存器一、填空題1．并行并行2．串行 串行3．CP 時鐘脈 沖4．雙向移位5．n 2n二、問答題1．答：數據寄存器和移位寄存器都可以存儲二進 制數據，區別在于有無移位功能。2．答：用 個數據的方式稱為數據的并行輸入或并行輸出方式。3．答：用一根數據線逐位輸入或輸出 數據的方式稱為數據的串行輸入、串行輸出方式。 課題五 組裝與測試 555 路和石英晶體多諧振蕩器電路任務一 組裝與測試 555 延時控制電路 一、填空題 1．電阻分壓器 電壓比較器 RS 觸發器 放電電路 輸出級單元電路 2．TTL CMOS 4．外接電阻和電容電源電壓 二、判斷題 表示555 集成電路內部有 5kΩ的電阻串聯構成電阻分壓器。2．答：555 成電路TTL 類型的電源電壓為 4.5～16V，輸出電流可達 200mA；CMOS 類型的 電源電壓為 3～18V，輸出電流約為 4mA。
3．答：因為 腳的比較電壓為1/3UCC。 4．答：因為 腳的比較電壓為2/3 UCC。 腳為復位端，接低電平時輸出端 腳輸出低電平。7腳為放電端，當 VT導通，外接電容器通過晶體管 VT 放電。 6．答：通常高觸發電平為 2/3 UCC，低觸發電平為 1/3 UCC。 7．答：主要作用是抑制來自電源的噪聲或紋波電 壓，提高抗干擾能力。 任務二 組裝與測試 555 施密特觸發器 一、填空題 壓轉移特性2．回差電壓 二、選擇題 1．B 2．C 3．A 4．A 5．B 任務三 組裝 555 時鐘脈沖信號發生器 一、填仗?1．矩形脈沖 2．高電平與低電平 二、計算題 Ω時：tW1 0.7R1 C20.7 10 100 103 10 106 770 103 st W2 0.7R 0.7100 103 10 106 700 10 103 1.47s 1f0.68Hz 1.47當RP0kΩ時：t W1 0.7R1C2 0.7 10 103 10 106 70 103 st W2 0.7R 70103 1f14.3Hz 70103故該脈沖信號發生器的輸出頻率范圍是 0.68 14.3Hz。
組裝與測試石英晶體秒脈沖振蕩器填空題1．壓電2．結構 3．5 課題六 體存儲器的應用任務一 應用 ROM 制作彩燈控制器 一、填空題 1．二進制信息 程序、數據和表格參數 2．只讀存儲器 ROM 隨機存儲器 RAM 3．一次性擦除 外線擦除電擦除 4．TTL CMOS 5．地址譯碼器 存儲矩陣 輸出緩沖器 讀/寫/輸出 控制器 6．數據緩沖器 7．0FFH 00H 二、問答題 1．答：如圖 6-2 所示彩燈控制 器電路由脈沖振蕩器、加法計數器、ROM 和數據緩沖器四部分組成。 脈沖振蕩器，可以輸出多種頻率信號，使用其中的2Hz、4Hz、8Hz 的脈沖信號來 調整燈光移動速度。 12級加法計數器，作用是將脈沖信號編為地址碼 輸出。 ，預先存儲彩燈的32 個狀態代碼，其地址輸入端 連接 ，可以根據地址碼輸出相應的 位狀態代碼數據D7～D0。 只發光二極管LED 點亮。 2．答：編程器 可對 ROM 芯片進行數據讀/寫操作。 種工作方式。（1）讀數據方 OE/UPP ，并有地址碼輸入時，從D7～D0 讀出玫刂返ピ 蕁?（2）無輸出方式。
當CE0 OE/UPP 時，數據輸出端D7～D0 隔離狀態。（3）編程方式。在 OE/U PP 端加入編程電壓 12V，在地址線上輸入 單元地址，在數據線上輸入要寫入的數據，在 CE 端加入 100ms 下降沿脈沖時， 數據就被寫入到由地址碼確定的存儲單元中。 （4）編程禁止方式。在編程方式下， 如果 CE 端保持高電平，則芯片不能被編程，數據端為