繼續(xù)上次的文章，爭取在期末考前完成這個系列，結(jié)束計組的學(xué)習(xí)（qwq）：
考點 23 存儲器的擴展（必考，重點中的重點）
CPU芯片和譯碼器：
CPU芯片封裝和3：8譯碼器封裝
D 數(shù)據(jù)總線，A 地址總線，MREQ# （存儲器的訪問控制信號，低電平有效），
R/W# （讀寫控制信號，低電平為寫信號，高電平為讀信號）
EN# 譯碼器的時能信號（低電平有效）。
位擴展：
用1K×4位的SRAM芯片擴展為1K×8位的SRAM存儲器（位并聯(lián)）
位并聯(lián)
（1）芯片的地址線A、讀寫控制信號WE#、片選信號CS#分別連在一起
（2）芯片的數(shù)據(jù)線D分別對應(yīng)于所搭建的存儲器的高若干位和低若干位
字?jǐn)U展：
用1K×8位的SRAM芯片擴展為2K×8位的SRAM存儲器（地址串聯(lián)）
字?jǐn)U展
A10用于選擇芯片
A9～A0用于選擇芯片內(nèi)的某一存儲單元
字?jǐn)U展
（1）芯片的數(shù)據(jù)線D、讀寫控制信號WE#分別連在一起。
（2）存儲器地址線A的低若干位連接各芯片的地址線。
（3）存儲器地址線A的高若干位用于各芯片的片選信號CS#。
字位擴展
需擴展的存儲器容量為M×N位，已有芯片的容量為L×K位（L
字位擴展
[下面是必須會畫的圖——CPU，存儲器連接圖]
（1） 用1K×4位SRAM芯片構(gòu)成4K×8位的存儲器。
僅有一個譯碼器
僅有一個譯碼器 的地址分布（2） 用8K×4位SRAM芯片構(gòu)成40K×8位的存儲器。
低位譯碼信號
低位譯碼信號的地址分布（3）在 （2） 的基礎(chǔ)上，假設(shè)CPU的地址線有16根，數(shù)據(jù)線8根，上述40K×8位的RAM存儲器位于主存地址空間的高端？
高位譯碼信號
高位譯碼信號的地址分布（4）在（3）的基礎(chǔ)上地址譯碼信號有什么用，假設(shè)還有一片16K×8的ROM位于主存地址空間的低端。
含有一個ROM
含有一個ROM的地址分布（5）在（3）基礎(chǔ)上，假設(shè)CPU地址線有18根？
增加了與非門和或門
地址分布
方法總結(jié)：
練習(xí)：
設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用MREQ#作訪存控制信號（低電平有效），用R/W#作讀/寫控制信號（高電平為讀，低電平為寫）。現(xiàn)有下列存儲芯片：1K*4位SRAM，4K*8位SRAM，8K*8位SRAM，2K*8 ROM，4K*8位ROM，8K*8位ROM，及3：8譯碼器和各種門電路。
主存的地址空間滿足下述條件，最小8K地址為系統(tǒng)程序區(qū)（ROM區(qū)），與其相鄰的16K地址為用戶程序區(qū)（RAM區(qū)），最大4K地址空間為系統(tǒng)程序區(qū)ROM區(qū)）。
請畫出存儲芯片的片選邏輯，存儲芯片的種類、片數(shù)，畫出CPU與存儲器的連接圖。
地址分布
選擇芯片：
分配CPU地址線：
連接圖
ROM 是只讀的，SRAM是可讀可寫
4K*8 的這個是最高位，A12 必定是1，和前面的不同。
系統(tǒng)程序區(qū)是只讀的（ROM），用戶程序區(qū)是可讀可寫（SRAM）。
考點24 模型機的控制信號（控制器）（重點中的重點）
控存微程序控制器的工作原理：
一條機器指令由一段微程序來解釋實現(xiàn)。
取指令的微程序段：公操作（所有指令共用）。
各條指令的微程序段。
控存
微程序控制的工作過程
開機產(chǎn)生的reset信號，導(dǎo)致 置PC為第一條指令的地址，置AR為取指令微程序段的入口地址。
微程序控制器控制信號的產(chǎn)生：
微程序控制器
控制字段：包含了一組微命令信號，用于控制完成本條微指令的操作。
下址字段：用于指出后繼微地址（下條微指令地址）的相關(guān)信息。
后繼微地址的生成方法：
后繼微地址=當(dāng)前微地址+1，用于順序執(zhí)行微程序的場合。
后繼微地址由當(dāng)前微指令的下址字段指定，用于微程序轉(zhuǎn)移的場合。
（條件/無條件轉(zhuǎn)移、微子程序調(diào)用）
由機器指令操作碼產(chǎn)生該指令對應(yīng)的微程序入口地址，主要用于指令譯碼。
（實現(xiàn)方法：或者邏輯電路）
由微子程序寄存器和堆棧產(chǎn)生微子程序的返回地址，用于微子程序的返回。
判別測試字段產(chǎn)生的原因必須熟悉的模型機結(jié)構(gòu)：
模型機結(jié)構(gòu)
控制字段必須熟悉的控制信號定義：
控制信號微指令的編譯方法：
（1）直接控制法
控制字段+判別測試字段+下址字段
（2）全譯碼方式
將所有的控制信號進行編碼，作為控制字段。在執(zhí)行微指令時，譯碼產(chǎn)生各個微命令。
（每條微指令只能發(fā)送1～2個微命令）
將全部字段作為譯碼器的輸入，輸出為譯碼信號。
（3）字段直接編譯法
相性微命令分在同一字段內(nèi)，相容性微命令分在不同字段內(nèi)。
相斥性微命令：指在控制字段，同一個微周期中不可能同時出現(xiàn)的微命令。
相容性微命令：指在同一個微周期中可以同時出現(xiàn)的微命令。
字段直接編譯法
相斥微指令和相容微指令下的編碼（水平+垂直）
編碼字段
（4）字段接編譯法
某字段的編碼含意，除了其本身的編碼外還需要由另一字段來加以解釋。
某一字段所產(chǎn)生的微命令，是和另一字段的代碼聯(lián)合定義出來的。
優(yōu)點：進一步縮短微指令字長的一種編譯法。
舉例：用字段間接編譯法，重新定義微指令格式。
BTO
綜合上面的（1）地址譯碼信號有什么用，（3），（4）譯碼方法可以得到下面的格式：
微指令的最后格式微指令下址字段設(shè)計方法
微程序控制器中的指令譯碼器的功能：就是根據(jù)指令操作碼來產(chǎn)生該指令的微程序入口地址。
把機器指令的操作碼當(dāng)做的地址，讀出的的數(shù)據(jù)就是該指令對應(yīng)的微程序入口地址。
（時序邏輯電路）
例子
邏輯電路的輸入是機器指令的操作碼。
輸出就是其微程序入口地址。
下址字段的設(shè)計
（1）計數(shù)器方式
微指令格式
優(yōu)點：微指令字較短， 便于編寫微程序，后繼微地址產(chǎn)生機構(gòu)比較簡單。
缺點：微程序較長，執(zhí)行速度相對較慢。
（2）判定方式（下址字段法）
微指令格式類型
（1）水平型微指令
一條微指令能控制數(shù)據(jù)通路中多個功能部件并行操作。
（2）垂直型微指令
采用完全編碼的方法，將一套微命令代碼化構(gòu)成微指令。因此，一條微指令只能控制1～2種微操作。
垂直型微指令